3月18日，中國數字EDA/IP龍頭企業上海合見工業軟件集團股份有限公司（簡稱“合見工軟”）正式發布第二代數字設計AI智能平臺——智能體UniVista Design Agent(UDA)2.0，是公司在“EDA+AI”戰略上的關鍵里程碑，也標志著國產EDA自主式智能體的時代全面開啟，將指數級提升芯片的整體項目設計和驗證效率。

指數級提升效率

早在2025年2月，合見工軟就推出了第一代數字設計AI智能平臺UDA 1.0。據介紹，此款產品是國內首款自主研發、專為RTL Verilog設計打造的AI智能平臺，提供了全面的AI輔助功能，并已在國內頭部IC企業和學術研究機構部署落地。此次UDA 2.0版本的發布，標志著合見的AI賦能產品功能和技術水平的一次飛躍，也代表國產數字EDA在智能化領域的功能覆蓋和性能水平正在與國際領先技術齊頭并進。UDA2.0是國內首款基于全部自主研發EDA架構上的領先智能體EDA工具，它能夠在接受工程人員設計需求和指導后自主完成RTL設計、驗證、糾錯與優化全流程任務。

隨著智能體AI深度融入IC設計體系，合見工軟的智能體UDA 2.0，已經從“Level 2：對話式LLM輔助工具”，演進到“Level 4：Agent工作流-自主設計者”。UDA 2.0與上一代產品相比，其顛覆性突破在于構建了一個具備自主任務規劃和執行、自動調用內嵌和外掛工具集完成閉環設計、驗證與優化能力的Agentic AI系統。該系統深度融合了大模型（LLM）與合見工軟自研的EDA工具鏈，并將芯片設計行業知識深度融入Agentic AI系統中，實現了芯片設計從自然語言描述到高質量代碼產出的一站式自動化。

合見工軟方面負責人介紹，UDA 2.0核心價值并不在于單點效率優化，而在于通過智能體理解和規劃任務，并通過設計、驗證、調試、文檔處理等多個智能體協同，直接調用底層EDA工具，通過迭代自主完成整個工作流程并自主修正和優化設計，將工程師從大量重復性工作中解放出來，使其能夠更多聚焦于架構決策和創新性設計，從而使芯片的整體項目設計和驗證效率實現指數級提升。

全棧國產化

本次合見工軟推出的智能體UDA 2.0，在代碼設計與優化、驗證與調試、交互與部署方式、項目和知識管理以及信息安全等方面具備核心能力和優勢。據介紹，該智能體全面支持DeepSeek等國產大模型，采用全棧自研EDA工具鏈，可適配國產GPU，滿足全棧軟硬件國產化需求。UDA具備完善的后臺用戶管理、權限管理與會話管理等功能，并支持功能使用統計分析。

“智能體UDA 2.0的核心，是推動數字芯片設計從‘智能輔助’邁向‘智能體自治’。”合見工軟首席技術官賀培鑫博士介紹，工程師給出需求、約束與規范，UDA 2.0即可自主完成任務理解與規劃，并通過多智能體協同自動編排與調用UVS+仿真、UVD+調試、UVSYN邏輯綜合等工具鏈，形成‘生成—驗證—糾錯—優化’的閉環迭代，產出可交付的RTL與驗證資產。依托全棧國產化、內網可部署且安全可控的工程體系，UDA 2.0將工程團隊從大量重復性的實現與調試細節中解放出來，讓創新真正回到架構決策、系統權衡與關鍵工程判斷上。”

合見工軟此次推出的第二代數字設計AI智能平臺——智能體UDA 2.0，打造了創新的芯片設計范式，它標志著合見自主自研的國產AI EDA產品從點狀的AI輔助功能，邁入了流程級的AI自主驅動新階段。智能體UDA 2.0的發布，是合見工軟在“EDA+AI”戰略上的關鍵里程碑。作為國產數字EDA與IP領域的先行者和領跑者，合見工軟深度布局數字芯片全流程EDA工具、高速接口IP及智算組網IP等關鍵賽道，已獲得國內諸多IC企業的廣泛認可與規模化部署，核心產品市場占有率穩居行業前列。

國產EDA進教材

國產EDA已經進入高校教材，助力培育國產EDA生態根基。

清華大學集成電路學院集成電路設計研究所所長張春介紹，在2025年的《數字集成系統設計》課程中，已經引入了合見工軟的UDA 1.0平臺，將其作為AI賦能芯片設計的教學工具，讓學生親身實踐從自然語言需求到高質量RTL代碼的實現過程，直觀地感受到了AI如何重塑設計流程。在教學層面，UDA 2.0化身為一個具備主動規劃與閉環執行能力的“AI助教”和“虛擬隊友”，只需用自然語言提出功能需求與設計約束，UDA便能理解和規劃任務，并自主調用EDA工具，完成“生成-驗證-糾錯-優化”的完整閉環；在科研工作中，UDA 能以前所未有的速度協助設計空間探索，快速驗證新的想法。